一个在DE系列开发板中蛋疼而反复出现的问题
黄乐天  |  2012-10-18  |  电子技术应用网  |  422次阅读

这个问题是很久之前遇到的,当时是用的DE2开发板,当时解决了。不过最近又有学生遇到了,还是在DE3的开发板上。看来这好似一个共性问题需要解决的。于是把当时的记录翻出来给大家看看,希望大家在娱乐之余,对这个问题加以注意:

 

搞一个VGA和小G同学做的图像处理IP接口,调了一整天,发现各种问题。开始一直以为是板子上面的27M时钟坏了,后来发现没问题……再后来发现如果调用了PLL的IP无非生成时钟。于是怀疑是片子上的PLL挂了,结果用友晶给的现成的工程sof下载进去。发现用了PLL的IP也可以用。 于是我即凌乱了……难道我堂堂“金牌培训师”,连调用个IP都调用不来。于是又各种尝试,各种悲剧…… 最后怒了,直接用人家现成的工程重新综合了一遍,然后下载……发现,PLL果然没工作~~~~~ 我只想说:what a fucking day!!!!

 

对于这个蛋疼的问题,后来有位研三的同学提醒了一句:把未用管脚设置为输入。实验以后,果然就好了。

 

想不到我堂堂“金牌培训师”居然在这么个破阴沟里翻船了……


文章原载于作者的电子技术应用网文章,所述内容属作者个人观点,不代表本平台立场。
本文经过系统重新排版,阅读原内容可点击 阅读原文